

מעבדת ארכיטקטורת מעבדים

מתקדמת ומאיצי חומרה

36114693

דוח מכין מעבדה 4

אדר שפירא 209580208

יהונתן דדכה 211468582

מטרות המעבדה

- הבנה של סינתזת מערכות סיפרתיות ומבנה החומרה הנוצר.
- תכנון ומימוש מעגל דיגיטלי מורכב על גבי חומרת יעד מסוג FPGA.
- ניתוח ואפיון המערכת על פי מדדי ביצועים, ניצול שטח ברכיב וצריכת הספק.

הגדרת המערכת והארכיטקטורה:

המערכת מורכבת משני חלקים עיקריים אשר פועלים במקביל ובאופן עצמאי:

- חלק צירופי (Combinatorial Subpart) יחידת ALU המבצעת פעולות חשבון, לוגיקה והזזה ברוחב של 8 ביט. פעולת המעגל נקבעת על ידי וקטור הבקרה ALUFN.
- חלק סדרתי (Synchronous Subpart) יחידת PWM המבוססת על טיימר פנימי ברוחב של 16 ביט. יחידה זו מופעלת ומקבלת נתונים רק כאשר אות הבקרה מורה על בחירת מצב PWM.

המערכת השלמה משלבת תכנון היררכי מבני כאשר היחידה העליונה מקשרת בין הרכיבים, מייצרת אוגרי שמירה זמניים עבור המבואות, וממפה את האותות אל הפינים הפיזיים של לוח הפיתוח.

איור 1 מציג את דיאגרמת המבנה הכללי של היחידה העליונה במערכת (System Top Entity). הדיאגרמה מפרטת את וקטורי הקלט X ו Y ברוחב 16 ביט, את קלטי השעון והאיפוס, ואת המוצאים הכוללים את דגלי המצב ואת ה PWM.




Figure 4: Digital System subparts architecture

מבנה חומרה ומבט לוגי

איור 2 מציג את החלוקה הפנימית של המעגל לשני תת חלקים נפרדים: המערכת הצירופית (Combinatorial Digital Circuit) והמערכת הסדרתית (Synchronous Digital Circuit).

הנתונים מנותבים במקביל לשני הבלוקים, ואות הבקרה ALUFN מנתב את המוצא הסופי ומפעיל את יחידת ה PWM רק במצבים שבהם הסיביות הגבוהות שוות ל 00.




Figure 3: Digital System comprised of two subparts

מבנה יחידת ה PWM והטיימר הסינכרוני

איור 3 מציג את הארכיטקטורה הפנימית של יחידת ה PWM והטיימר ברוחב 16 ביט. המעגל מכיל בלוק ליבה - 16 bit Timer Core המבצע ספירה מחזורית עד להגעה לערך השמור באוגר Y.

התוצאה מושווה לערך השמור באוגר X על מנת לקבוע את זמני המיתוג והפקת האות PWMout בשלושת מצבי העבודה השונים המוגדרים במערכת: Set/Reset, Reset/Set, ו-Toggle.




Figure 5: PWM output unit architecture


סט הפקודות של המערכת הדיגיטלית (ISA)

הטבלה באיור 4 מפרטת את סט הפקודות המלא של המערכת הצירופית והסדרתית (ISA) כפי שמומש בחומרה. הטבלה מגדירה את סוג הפעולה (אריתמטית, לוגית, הזזה או PWM) בהתאם לערך הלוגי של וקטור הבקרה ALUFN, ומפרטת את חלוקת רוחב הביטים של האופרנדים בין מצב ה PWM למצב ה ALU.

Function Type	Decimal value	ALUFN	Operation	Note
PWM Output (Y and X are 16-bit width)	0	00000	PWM MODE0	PWM Mode is Set/Reset
	1	00001	PWM MODE1	PWM Mode is Reset/Set
	2	00010	PWM MODE2	PWM Mode is Toggle
Arithmetic (Y and X are 8-bit width)	8	01000	Res=Y+X	Simple addition
	9	01001	Res=Y-X	Used also for comparison operation
	10	01010	Res=neg(X)	The 2's complement of X
	11	01011	Res=Y+2	Double increment of Y
	12	01100	Res=Y-2	Double decrement of Y in one
Shift (Y and X are 8-bit width)	16	10000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of $q \oplus X(k-1 \dots 0)$ times Res=Y(n-1-q...0)⧻(q⧻0) When $k = \log_2 n$
	17	10001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of $q \oplus X(k-1 \dots 0)$ times Res=(q⧻0)⧻Y(n-1...q) When $k = \log_2 n$
Boolean (Y and X are 8-bit width)	24	11000	Res=not(Y)	
	25	11001	Res=Y or X	
	26	11010	Res=Y and X	
	27	11011	Res=Y xor X	
	28	11100	Res=Y nor X	
	29	11101	Res=Y nand X	
	30	11110	Res=Y xnor X	

ארכיטקטורת רמת ה-Top בחומרה:

באיור 5 מוצג מבנה רמת ה-Top המלא של מערכת החומרה כפי שסונתז ב-Quartus. המבנה מציג את החיבורים הפיזיים של הבודד, כולל רכיבי ה-PLL להודת התדר, מפענחי שבעת המקטעים (7-Segments) להצגת הנתונים, ואוגרי השמירה בבניסות המבוקרים על ידי רשת הדחפנים.



מבנה יחידת ה-ALU המרכזית:

איור 6 מציג את ה-RTL Viewer של יחידת ה-ALU הצירופית. ניתן לראות כיצד נתוני הכניסה מנותבים במקביל לשלושת תתי-הבלוקים (האריתמטי, הלוגי והמזיז), כאשר מרבב סופי המבוקר על ידי האות ALUFN קובע את התוצאה המוזרמת למוצא ואת דגלי הסטטוס הנוצרים.

Quartus Prime Lite Edition - C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_HW

File Edit View Project Assignments Processing Tools Window Help

Search Intel FPGA

Lab4_HW

Compilation Report - Lab4_HW

Table of Contents

- Elapsed Time Per Partition
- Messages
- Filter
 - Summary
 - Settings
 - Parallel Compilation
 - Incremental Compilation Section
 - Pin-Out File
 - Resource Section
 - Resource Usage Summary
 - Partition Statistics
 - Input Pins
 - Output Pins
 - Dual Purpose and Dedicated Pins
 - I/O Bank Usage
 - All Package Pins
 - PLL Summary
 - PLL Usage
 - I/O Standards Section
 - Resource Utilization by Entity
 - Delay Chain Summary
 - Pad To Core Delay Chain Fanout
 - Control Signals
 - Global & Other Fast Signals
 - I/O Logic Section
 - I/O Rules Section

Fitter Resource Utilization by Entity

	Compilation Hierarchy Node	Logic Cells	Dedicated Logic Registers	I/O Registers	Memory Bits	M9Ks	DSP Elements	DSP 9x9	DSP 18x18	Pins	Virtual P
1	[fpga_hw_interface]	309 (37)	54 (37)	0 (0)	0	0	0	0	0	68	0
1	[digital_syst...system_inst]	246 (1)	17 (0)	0 (0)	0	0	0	0	0	0	0
1	[pwm:pwm_inst]	80 (80)	17 (17)	0 (0)	0	0	0	0	0	0	0
2	[top:alu_inst]	165 (79)	0 (0)	0 (0)	0	0	0	0	0	0	0
1	[AdderS...vut_AS]	44 (26)	0 (0)	0 (0)	0	0	0	0	0	0	0
1	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
2	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
3	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
4	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
5	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
6	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
7	[FA\re...chain]	2 (2)	0 (0)	0 (0)	0	0	0	0	0	0	0
8	[FAfirst]	4 (4)	0 (0)	0 (0)	0	0	0	0	0	0	0
2	[Shifter:hivut_S]	42 (42)	0 (0)	0 (0)	0	0	0	0	0	0	0
2	[hex_decode...x_alu_high]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
3	[hex_decode...x_alu_low]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
4	[hex_decode...ex_x_high]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
5	[hex_decoderhex_x_low]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
6	[hex_decode...ex_y_high]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
7	[hex_decoderhex_y_low]	7 (7)	0 (0)	0 (0)	0	0	0	0	0	0	0
8	[pll:pll_inst]	0 (0)	0 (0)	0 (0)	0	0	0	0	0	0	0
1	[altpll:alt...component]	0 (0)	0 (0)	0 (0)	0	0	0	0	0	0	0
1	[pll_alt...nerated]	0 (0)	0 (0)	0 (0)	0	0	0	0	0	0	0

Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


100% 00:00:28

Type here to search

98% 25°C 8:56 23/06/2026

המבנה הפנימי של היחידה האריתמטית:


איור 7 מציג את הפירוק הלוגי הפנימי של היחידה האריתמטית ב-ALU. הבלוק מבוסס על רכיב חיבור/חיסור (Adder/Subtractor) ייעודי, ולצידו מערך שערות לוגיים המבצעים הכנת קלט (כמו היפוך ביטים לצורך פעולת משלים ל-2 בחיסור) וחישוב ישיר של דגלי הסטוס.



המבנה הפנימי של היחידה הלוגית:


איור 8 מציג את מבנה ה-RTL של היחידה הלוגית ב-ALU. היחידה מורכבת ממבנה מקבילי ושטוח המבצע את כל הפונקציות הלוגיות הנדרשות (כגון AND, OR, XOR) על פני כל 8 הסיביות בו-זמנית, כאשר מרב פנימי

בורר את הפעולה המבוקשת למוצא.




המבנה הפנימי של יחידת ההזזה (Shifter)

איור 9 מציג את ארכיטקטורת רכיב המזיז (Shifter) כפי שסונתז בחומרה. הרכיב ממומש כמזיז חביתי (Barrel Shifter) המבוסס על דרגות מרבבים מדורגות, המאפשרות לבצע פעולות הזזה ימינה או שמאלה (SHL/SHR) במספר צעדים משתנה לפי סיביות הבקרה.



מבנה יחידת הבדיקה (Performance Test Case):

איור 10 מציג את ארכיטקטורת בדיקת הביצועים של ה-ALU הציורפי. על מנת לאפשר ל-Timing Analyzer למדוד תדר מקסימלי ומסלול קריטי, המערכת כלאה את יחידת ה-ALU בין שני רגיסטרים סינכרוניים (DFF-based) המוזנים מאותו שעון מערכת.



סיכום משאבי שטח וניצול הרכיב (Area):

באיור 11 מוצג סיכום הקומפילציה הכללי של המערכת. ניתן לראות כי המערכת כולה משתמשת ב-79 יחידות ALMs, מפעילה 99 רגיסטרים, ומנצלת 42 פינים פיזיים של קלט ופלט, ללא שימוש בבלוקי זיכרון פנימיים או

במכפילים חומרתיים.

The screenshot shows the Quartus Prime Lite Edition interface. The 'Table of Contents' on the left lists various reports, with 'Analysis & Synthesis Summary' selected. The main window displays the 'Analysis & Synthesis Summary' report for 'Lab4_HW'. The report indicates a successful synthesis on June 23, 2026, at 08:51:34. Key statistics include 343 logic elements, 54 registers, 68 pins, and 0 virtual pins. The device is identified as Cyclone IV E.

Analysis & Synthesis Status	Successful - Tue Jun 23 08:51:34 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	Lab4_HW
Top-level Entity Name	fpga_hw_interface
Family	Cyclone IV E
Total logic elements	343
Total registers	54
Total pins	68
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	1

אפיון צריכת ההספק של המערכת (Power):

איור 12 מציג את דוח צריכת ההספק התרמי מתוך ה-Power Analyzer. צריכת ההספק הכוללת עומדת על 411.53 mW, כאשר הרוב המוחלט נובע מהספק סטטי קבוע של הרכיב (411.08 mW), בעוד ההספק הדינמי והספק ה-I/O זניחים ביותר בשל תדר העבודה הנמוך.

The screenshot shows the Quartus Prime Lite Edition interface with the 'Power Analyzer Tool' report selected. The 'Power Analyzer Summary' report for 'Lab4_HW' shows a successful analysis on June 23, 2026, at 09:17:58. The report details power dissipation: Total Thermal Power Dissipation is 173.05 mW, Core Dynamic Thermal Power Dissipation is 22.25 mW, Core Static Thermal Power Dissipation is 101.84 mW, and I/O Thermal Power Dissipation is 48.97 mW. A note indicates that the power estimation confidence is low due to insufficient toggle rate data.

Power Analyzer Status	Successful - Tue Jun 23 09:17:58 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	Lab4_HW
Top-level Entity Name	fpga_hw_interface
Family	Cyclone IV E
Device	EP4CE115F29C7
Power Models	Final
Total Thermal Power Dissipation	173.05 mW
Core Dynamic Thermal Power Dissipation	22.25 mW
Core Static Thermal Power Dissipation	101.84 mW
I/O Thermal Power Dissipation	48.97 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

תדר עבודה מקסימלי בבדיקת הביצועים (Performance):

איור 13 מציג את תדר העבודה המקסימלי (f_{max}) של יחידת ה-ALU הצירופית תחת תנאי הטמפרטורה והמתח הגרועים ביותר (Slow Model). התדר המקסימלי שהתקבל עומד על 113.88 MHz, המקבילים למחזור שעון מינימלי של 8.781 ns.

The screenshot displays the Timing Analyzer application window. The title bar indicates the file path: C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_Perf. The menu bar includes File, View, Netlist, Constraints, Repgrts, Script, Tools, Window, and Help. A search bar for Intel FPGA is visible in the top right corner.

The main interface is divided into several panels:

- Set Operating Conditions:** Shows three radio buttons:
• Slow 1200mV 85C Model (selected)
• Slow 1200mV 0C Model
• Fast 1200mV 0C Model
- Tasks:** A list of tasks with checkboxes. The 'Report Fmax Summary' task is checked and highlighted in blue.
- Report:** Displays the 'Timing Analyzer Summary' with sub-items:
• Advanced I/O Timing
• SDC File List
• Fmax Summary (expanded)

The central panel, titled 'Slow 1200mV 85C Model', contains a table with the following data:

	Fmax	Restricted Fmax	Clock Name	Note
1	102.36 MHz	102.36 MHz	clk	

Below the table, a note states: "This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods. FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock. Paths of different clocks, including generated clocks, are ignored. For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always..."


The bottom panel, labeled 'Console', shows the following messages:

- Parallel compilation is enabled and will use 4 of the 4 processors detected
- Low junction temperature is 0 degrees C
- High junction temperature is 85 degrees C
- read_sdc
- Reading SDC File: 'Lab4_perf.sdc'
- Clock uncertainty is not calculated until you update the timing netlist.

The Windows taskbar at the bottom shows the system clock as 17:18 on 22/06/2026, with a battery level of 97% and a temperature of 22°C.


ניתוח המסלול הקריטי (Critical Path):

איור 14 מציג את המסלול הקריטי הארוך ביותר במערכת מתוך ה-Timing Analyzer. המסלול עובר דרך היחידה האריתמטית, והסיבה לעיכוב היא שרשרת התקדמות הנשא (Carry Chain) ברכיב המחבר/מחסר, הדורשת מעבר דרך דרגות לוגיות רבות עד לחישוב התוצאה והדגלים.



ניתוח המסלול הקצר ביותר (Shortest Path):


איור 15 מציג את המסלול המהיר והקצר ביותר במערכת. מסלול זה ממוקם ביחידה הלוגית עבור פעולת NOT, מכיוון שהיא מבוצעת ברמת שער לוגי בודד לכל סיבית באופן עצמאי לחלוטין וללא תלות הדדית, דבר המניב את עיכוב הנתונים המינימלי ביותר.



סימולציית אות מוצא ה-PWM ב-ModelSim:

איור 16 מציג את גלי הסימולציה עבור יחידת ה-PWM במצב עבודה (Mode 0 (Set/Reset)). ניתן לראות כי אות המוצא PWMout משנה את מצבו הלוגי במדויק בנקודות השוויון שבהן מונה הטיימר בן 16-הביט מגיע לערכי

האוגרים X ו-Y.



אימות פקודה אריתמטית ב-Signal-Tap:

איור 17 מציג אימות חומרה בזמן אמת עבור פקודת החיבור האריתמטית ($Res = Y + X$). הטריגר הוגדר על הדחפן KEY2, וניתן לראות כי עבור הקלטים 040x ו-020x מתקבלת במוצא התוצאה המדויקת 060x, כאשר כל דגלי הסטטוס נשארים באפס לוגי.

Signal Tap Logic Analyzer - C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_HW - [stp1.stp]*

File Edit View Project Processing Tools Window Help

Search Intel FPGA

Instance Manager: Ready to acquire

Instance Status Enable LEs: 1218 Memory: 66560 Small: 0/0 Medium: 8/432 Large: 0/0

auto_signaltap_0 Not running 1218 cells 66560 bits 0 blocks 8 blocks 0 blocks

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: 10CL120[Y]/EP3C120/_ (0x020F70DD) Scan Chain

SOF Manager: >> SOF Manager: >> ients/VHDL Lab/Lab4/Quartus/output_files/Lab4_HW.sof ...

log: Trig @ 2026/06/23 15:29:51 (00:07 elapsed)

Type/Lias	Name	42	Value	43	128	-64	0	64	128	192	256	320	384	448	512	576	640	704	768	832	896
SW[9..0]		208h											208h								
KEY[3..0]		8h		Fh										8h							
X reg[15..0]		0003h											0003h								
Y reg[15..0]		000Ch											000Ch								
LED[9..0]		000h		002h										000h							
GPIO[9..0]		0h											0h								
inst[ALUout_o[7..0]		11h		00h										11h							

Hierarchy Display:

- fpga_hw_interface
 - digital_systems...

auto_signaltap_0

100% 00:00:51

Type here to search

29°C

15:30 23/06/2026

אימות פקודת ההזה (Shift) ב-Signal-Tap

איור 18 מציג את אימות פעולת ההזה שמאלה (SHL) על גבי לוח ה-FPGA. עם לחיצה על דחפן הטריגר, ערך האוגר Y שהוא 0x050 מוזז צעד אחד שמאלה לפי סיביות הבקרה הנמוכות של אוגר X, ומניב במוצא ALUout את הערך המיושר 0x0A0.

Signal Tap Logic Analyzer - C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_HW - [stp1.stp]*

File Edit View Project Processing Tools Window Help

Search Intel FPGA

Instance Manager: Ready to acquire

Instance Status Enable LEs: 1218 Memory: 66560 Small: 0/0 Medium: 8/432 Large: 0/0

auto_signaltap_0 Not running 1218 cells 66560 bits 0 blocks 8 blocks 0 blocks

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: 10CL120[Y]/EP3C120/_ (0x020F70DD) Scan Chain

SOF Manager: >> SOF Manager: >> ients/VHDL Lab/Lab4/Quartus/output_files/Lab4_HW.sof ...

log: Trig @ 2026/06/23 15:32:21 (00:00 elapsed)

Type/Lias	Name	42	Value	43	128	-64	0	64	128	192	256	320	384	448	512	576	640	704	768	832	896
SW[9..0]		210h											210h								
KEY[3..0]		8h		Fh										8h							
X reg[15..0]		0002h											0002h								
Y reg[15..0]		0003h											0003h								
LED[9..0]		000h		002h										000h							
GPIO[9..0]		0h											0h								
inst[ALUout_o[7..0]		0Ch		00h										0Ch							

Hierarchy Display:

- fpga_hw_interface
 - digital_systems...

auto_signaltap_0

100% 00:00:51


Type here to search

29°C

15:32 23/06/2026


אימות פקודה לוגית (Boolean) ב-Signal-Tap:

אזור 19 מציג את אימות הפעולה הלוגית XOR בחומרה. מהדגימה עולה כי ביצוע פעולת הקשר הלוגי ביט-אחר-ביט בין ערך האוגר Y (שתוכנו 0050x) לבין ערך האוגר X (שתוכנו 010x) מייצר במדויק במוצא המערכת את הערך הלוגי 040x.



אימות אות ה-PWM במצב Mode 1 בחומרה:


אזור 20 מציג את דגימת אות המוצא של ה-PWM בחומרה תחת מצב עבודה (Reset/Set Mode 1). האות נדגם ישירות מפין המוצא המשורשר לסיכה הפיזית [GPIO]9, ומציג התנהגות הפוכה (אינוורסיה) של מחזור הדיוטי ביחס למצב העבודה הבסיסי.



אימות אות ה-PWM במצב Mode 2 בחומרה:

איור 21 מציג את אות ה-PWM בחומרה תחת מצב עבודה Mode 2 (Toggle). בדגימה זו ניתן לראות כי אות המוצא משנה את מצבו הלוגי (מ-'0' ל-'1' ולהיפך) בכל נקודת שוויון של הטיימר, דבר המבצע חלוקת תדר

אופיינית ושומר על גל ריבועי סימטרי.



מבט פיזי על מיקומם הלוגי של רכיבי ה-ALU Fitter/RTL Placement:

איורים 25 ו 26 מציגים את המיפוי הפיזי ופריסת השערים הלוגיים (Fitter Placement) שביצע ה Quartus עבור פונקציות ה ALU השונות בתוך הרכיב. איורים אלו ממחישים כיצד הקוד ההתנהגותי תורגם בפועל למבנה חומרתי המבוסס על תאי לוגיקה ברכיב ה FPGA.

Quartus Prime Lite Edition - C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_Perf

File Edit View Project Assignments Processing Tools Window Help

Search Intel FPGA

Lab4_Perf

Compilation Report - Lab4_Perf

Table of Contents

- Flow OS Summary
- Flow Log
- Analysis & Synthesis
 - Fitter
 - Summary
 - Settings
 - Parallel Compilation
 - Incremental Compilation Section
 - Pin-Out File
 - Resource Section
 - Resource Usage Summary**
 - Partition Statistics
 - Input Pins
 - Output Pins
 - Dual Purpose and Dedicated Pins
 - I/O Bank Usage
 - All Package Pins
 - I/O Standards Section
 - Resource Utilization by Entity
 - Delay Chain Summary
 - Pad To Core Delay Chain Fanout
 - Control Signals
 - Global & Other Fast Signals
 - Logic and Routing Section
 - I/O Rules Section
 - Device Options
 - Operating Settings and Conditions

Fitter Resource Usage Summary

	Resource	Usage
1	Total logic elements	166 / 114,480 (< 1 %)
1	-- Combinational with no register	133
2	-- Register only	8
3	-- Combinational with a register	25
2		
3	Logic element usage by number of LUT inputs	
1	-- 4 input functions	103
2	-- 3 input functions	45
3	-- <=2 input functions	10
4	-- Register only	8
4		
5	Logic elements by mode	
1	-- normal mode	158
2	-- arithmetic mode	0
6		
7	Total registers*	33 / 117,053 (< 1 %)
1	-- Dedicated logic registers	33 / 114,480 (< 1 %)
2	-- I/O registers	0 / 2,573 (0 %)
8		
9	Total LABs: partially or completely used	13 / 7,155 (< 1 %)
10	Virtual pins	0
11	I/O pins	34 / 529 (6 %)
1	-- Clock pins	1 / 7 (14 %)
2	-- Dedicated input pins	0 / 9 (0 %)
12		

* Register count does not include registers inside RAM blocks or DSP blocks.

100% 00:00:01

Type here to search

7:52 23/06/2026

Quartus Prime Lite Edition - C:/Users/Adar/Documents/VHDL Lab/Lab4/Quartus/Lab4_Perf - Lab4_Perf

File Edit View Project Assignments Processing Tools Window Help

Search Intel FPGA

Lab4_Perf

Compilation Report - Lab4_Perf

Table of Contents

- Flow OS Summary
- Flow Log
- Analysis & Synthesis
 - Fitter
 - Summary
 - Settings
 - Parallel Compilation
 - Incremental Compilation Section
 - Pin-Out File
 - Resource Section
 - Resource Usage Summary**
 - Partition Statistics
 - Input Pins
 - Output Pins
 - Dual Purpose and Dedicated Pins
 - I/O Bank Usage
 - All Package Pins
 - I/O Standards Section
 - Resource Utilization by Entity
 - Delay Chain Summary
 - Pad To Core Delay Chain Fanout
 - Control Signals
 - Global & Other Fast Signals
 - Logic and Routing Section
 - I/O Rules Section
 - Device Options
 - Operating Settings and Conditions

Fitter Resource Usage Summary

	Resource	Usage
8		
9	Total LABs: partially or completely used	13 / 7,155 (< 1 %)
10	Virtual pins	0
11	I/O pins	34 / 529 (6 %)
1	-- Clock pins	1 / 7 (14 %)
2	-- Dedicated input pins	0 / 9 (0 %)
12		
13	M9Ks	0 / 432 (0 %)
14	Total block memory bits	0 / 3,981,312 (0 %)
15	Total block memory implementation bits	0 / 3,981,312 (0 %)
16	Embedded Multiplier 9-bit elements	0 / 532 (0 %)
17	PLLs	0 / 4 (0 %)
18	Global signals	2
1	-- Global clocks	2 / 20 (10 %)
19	JTAGs	0 / 1 (0 %)
20	CRC blocks	0 / 1 (0 %)
21	ASMI blocks	0 / 1 (0 %)
22	Oscillator blocks	0 / 1 (0 %)
23	Impedance control blocks	0 / 4 (0 %)
24	Average interconnect usage (total/H/V)	0.0% / 0.0% / 0.1%
25	Peak interconnect usage (total/H/V)	1.9% / 1.5% / 2.5%
26	Maximum fan-out	35
27	Highest non-global fan-out	35
28	Total fan-out	693
29	Average fan-out	2.49

* Register count does not include registers inside RAM blocks or DSP blocks.

100% 00:00:01

Type here to search

7:52 23/06/2026

תדר עבודה של שעון המערכת וה-PLL Clock Summary:

איור 27 מציג את דוח ה-Clock Summary מתוך ה-Timing Analyzer. ניתן לראות את הגדרת שעון המבוא הפיזי של הלוח בתדר 50 MHz, ואת יצירת שעון המערכת הפנימי (fsysclk) בתדר של 2 MHz על ידי יחידת ה-PLL לצורך הזנת תת-המערכת הסינכרונית.



The screenshot displays the Timing Analyzer interface. On the left, the 'Set Operating Conditions' panel shows 'Slow 1200mV 85C Model' selected. The 'Tasks' panel lists various reports, with 'Report Clocks' checked under the 'Diagnostic' category. The 'Report' panel shows 'Clocks Summary' selected. The main window displays the 'Clocks Summary' table:

	Clock Name	Type	Period	Frequency	Rise	Fall	Duty Cycle	Divide by	Multiply by	Phase	Offset	Edge List
1	altera_reserved_tck	Base	100.000	10.0 MHz	0.000	50.000						
2	CLOCK_50	Base	20.000	50.0 MHz	0.000	10.000						
3	pll_inst[altpll_component]auto_generated[pll1]clk[0]	Generated	500.000	2.0 MHz	0.000	250.000	50.00	25	1			

The Windows taskbar at the bottom shows the system is at 94% battery, 25°C, and the date is 23/06/2026.

תצורת חיבור ה-Signal-Tap II לבורד (Setup Status):

איורים 28 ו-29 מציגים את חלונית הסטטוס והגדרות החיבור של כלי ה-Signal Tap II. האיורים מציגים זיהוי מלא של שרשרת JTAG ומצב Ready, המוכיחים כי יחידת הבדיקה הוטמעה בהצלחה בחומרה ומאפשרת דגימה אמינה של האותות בזמן אמת.



ע"פ התמונות המוצגות לעיל מילאנו את הטבלה:

The PPA characterization of the digital system:

Area						
	Logic elements	Registers	I/O pins	Embedded memory bits	Embedded 9-bit Multipliers	PLLs
Combinational subpart	166	33	34	0	0	0
Synchronous subpart	304	54	68	0	0	1

Performance			
	f_{max}	Critical path (what is the slowest submodule and why does it cause the critical path)	$f_{MCLK} (= f_{sysclk})$
Combinational subpart	102.36 MHz	ADDER SUB	None
Synchronous subpart	102.5 MHz	16bit comparator inside pwm timer	2.0 MHz

Power				
	Total power consumption	Static power consumption	Dynamic power consumption	I/O power consumption
Combinational subpart				
Synchronous subpart	173.05 mW	101.84 mW	22.25 mW	48.97 mW

מסקנות הדוח:

סעיף מסקנות: בניסוי זה תוכננה בהצלחה מערכת הירכית המשלבת לוגיקה צירופית וסדרתית. נוכחנו לדעת כי הבלוק האריתמטי מהווה את צוואר הבקבוק של התדר המקסימלי בשל שרשרת הנשא, בעוד הבלוק הלוגי מציג את השהיית המינימום. כלי האימות ModelSim ו-Signal-Tap הוכיחו תאימות מלאה בין הסימולציה לחומרה.